大师作文网电路中几个电容并联接地可以合成一个电容接地吗.
来源：学生作业帮 编辑：大师作文网作业帮 分类：物理作业 时间：2024/11/13 00:18:59
电路中几个电容并联接地可以合成一个电容接地吗.
电路中几个电容并联接地可以合算成一个电容接地吗,也会在电路中见到两个电容串联接地,是否也可以合成一个电容
如图
电路中几个电容并联接地可以合算成一个电容接地吗,也会在电路中见到两个电容串联接地,是否也可以合成一个电容
如图
接地是为了滤除干扰信号尤其是高频干扰.这时几个电容不能合成一个电容.小电容是为滤滤高频干扰.高频时电容存在一个寄生电感及电阻.因此电容可等效于一个电感(L)串一个电阻再串一个纯电容.高频中寄生电阻可忽略.它有一个自谐振频率即其滤波频率,公式为:
f=1/2π√(LC).(L为电容中的寄生电感)
而1/2π√(LC1+C2)不等于1/2π√(LC1+1/2π√(LC2),或其倒数和.所在以在高频滤波时两电容并联及串联并不等于其电容和及其电容倒数和.所以不可以合成一个电容.在低频时用大电容寄生电感可忽略,两电路可以等效.所在在电路设计中一般用一个大电容滤低频干扰而并一个小电容用于滤低频干扰.
从你图中看并联的是几个小电容.这种情况在原理图设计中常见.是这样的：按照电路设计抗干扰要求,一般每个集成电路靠近电源脚都需VCC与GND之间并一个0.1uF左右的小电容作为去耦电容.而一般的逻辑集成电路的电源脚VCC及GND都是默认隐藏的,这些集成电路的去耦电容就只能画在一起并联在VCC及GND之间,在PCB布线时再把这些电容分开放置在各个集成电路电源旁边.
f=1/2π√(LC).(L为电容中的寄生电感)
而1/2π√(LC1+C2)不等于1/2π√(LC1+1/2π√(LC2),或其倒数和.所在以在高频滤波时两电容并联及串联并不等于其电容和及其电容倒数和.所以不可以合成一个电容.在低频时用大电容寄生电感可忽略,两电路可以等效.所在在电路设计中一般用一个大电容滤低频干扰而并一个小电容用于滤低频干扰.
从你图中看并联的是几个小电容.这种情况在原理图设计中常见.是这样的：按照电路设计抗干扰要求,一般每个集成电路靠近电源脚都需VCC与GND之间并一个0.1uF左右的小电容作为去耦电容.而一般的逻辑集成电路的电源脚VCC及GND都是默认隐藏的,这些集成电路的去耦电容就只能画在一起并联在VCC及GND之间,在PCB布线时再把这些电容分开放置在各个集成电路电源旁边.