集成十进制同步加法计数器74160-搜答案-大师作文网

这个东西,不难啊,查一手册不就知道了,真懒给你参考

没办法画图,告诉你每个管脚怎么接吧使能端ET和EP接高电平,CP接脉冲信号,预置数输入端D0~D3接0000,输出端Q0和Q3通过二输入与非门接LD,RD接高电平即可.

错,触发器怎么触发都行,只要搭建合适都一样完成计数功能.

把一个74161的Q3作为这一级的进位输出端,它就是一个八进制计数器.第一级的4个输出端（Q3,Q2,Q1,Q0）就是8,4,2,1.这个第一级的计数输入是从CLK端输入的,第二级的CLK接第一级的Q

看看吧PPThttp://bm.gduf.edu.cn/kcpt/szlj/%B5%DA%C1%F9%D5%C2%D2%EC%B2%BD%CA%B1%D0%F2%C2%DF%BC%AD%B5%E7%C

“带进位”指和的最高位为1,且位数比加数的位数大.如两位加法器,11+10=101得数已经超出了两位,最高位的1就是“进位”.正规的答案是：得数为01,进位为1.简单说带进位的,比不带进位的计数器,在

74ls161为单时钟同步十六进制加法计数器,附加控制端有Rd’,Ld’,ET和EP,其中Rd’为置零输入端,Ld’为置数输入端,ET和EP为保持计数状态控制端.那么你要做五进制计数器有两种方法,置零

一片的话很简单,12转成二进制是1100,你把高位的11与非后接MR就可以了

7.11图十进制异步加法计数器,状态表如下CQ3Q2Q1Q0000000000100010…………………0100110000关键是计到9即二进制1001时,Q2、Q1使J3=0,结果使Q3复零.用的置

这是一个异步五进制递增计数器.

我数字电路刚好把计数器那一章学完了,还做过了试验用两片CC40192组成两位十进制减法计数器,输入1Hz连续技术脉冲,进行由99-00累减计数,图我不知道在电脑上怎么画,只好口述了,CC40192是1

直接用74193吧,本身就是16进制的

不是都要加反相器.是否加反相器要分析具体电路的时序,串行进位的有效方式（高或低电平）在时钟脉冲的有效时刻（前沿或后沿）与所需信号的逻辑相反时,要加反相器取反.同一型号的计数器芯片,设计者都会考虑好级联

如图

可以化简卡诺图,用输入的四位表示输出,然后就可以了,这样比较麻烦一些相对；或者编程时可以用case语句,多余的default表示.

8421码是BCD码,就是10个,和0-9对应的!没有16个数字,也就是说有6个数字（11-16）是不用的!

给你个参考,第7页,你自己去研究吧http://wenku.baidu.com/view/0400a177a417866fb84a8e35.html是好是坏,也没个回音,真不够意思

计数到18之后再加一次就变为了0.如果是这样的图回复我,我给你DSN图.希望我的回答能帮助到你.再问：右边那个按钮是什么呢再答：哦，我用的按钮代替脉冲再问：为什么我照着连了没有出来呢，是哪里不对吗，加

这是在设计十进制计数器时要考虑的问题,因为四位计数器有16个状态,从0000～1111,其中前十个为正常计数状态,而其余6个状态1010～1111不是循环计数之内的状态,所以,要考虑电路在上电时,一旦

小kiss。所谓的C置数法，就是预置数控制端取高点为。从74LS161功能表功能表中可以知道，当清零端CR=“0”，计数器输出Q3、Q2、Q1、Q0立即为全“0”，这个时候为异步复位功能。当CR=“1