verilog中b[a-:

来源：学生作业帮编辑：大师作文网作业帮分类：数学作业时间：2024/11/12 23:30:46

verilog中b[a-:
a就是一个变量.
主要想对一个数的动态位数进行赋值,例如a[j:j-1]=XXX(错的,就是举个例子)

比如定义reg [7:0] a;
a[7 -:2]就表示a[7:6]
通常写a[MSB:LSB] 这里的MSB和LSB都要求是常数（或常数表达式）
而如果写a[BASE :- WIDTH]或a[BASE +:WIDTH]则允许BASE改变（但WIDTH仍需为常数）
应当写成a[j -:1]=XXX
这些在verilog语法标准里都写着呢可以看5.2.1小节

verilog中b[a-: verilog中a+:b是什么意思 verilog中a 在Verilog中D=#7{A,B, p=s?a:b verilog是什么意思? verilog中 verilog语言中 assign y=e?a:1’bz; assign b=(~e)?y:1’bz; p=s1 s2 a :b :c verilog是什么意思? verilog 中always语句 verilog中assign verilog 语言中 c Verilog中输入变量能用REG型吗?是不是input a;和reg a;在一个程序中就是连在一起的?可以用reg b