verilog中assign readdata = read_n 8'h00 :data_temp是什么意思

verilog中assign readdata = read_n 8'h00 :data_temp是什么意思 verilog中assign assign在verilog里是什么意思? verilog语言中 assign y=e?a:1’bz; assign b=(~e)?y:1’bz; Verilog中的assign以及always verilog中a+:b是什么意思 verilog 一个assign的简单问题 verilog HDL语言中===是什么意思 请教verilog的语句解析.assign a= (b=1)?(c && d) 1'b1:1'b0:1'b0; verilog HDL中这个错误是什么意思? verilog中 p=s?a:b verilog是什么意思?